Attorney Docket No. KOIK-P9784

MENU

384868

1/1



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 05342012

(43)Date of publication of application: 24.12.1993

(51)Int.Cl.

G06F 9/45 G06F 15/347

(21)Application number: 04176273

(71)Applicant:

SONY CORP

(22)Date of filing: 10.06.1992


(72)Inventor:

IWATA EIJI

(54) COMPILING METHOD AND COMPILER

(57) Abstract:

PURPOSE: To compile a program without depending on digital signal processors(DSP) and languages. CONSTITUTION: At a front end part in for language Ln, corresponding to the language Ln [(n)=1, 2...N] preprocessing is performed to the source code of the program written in the language LN, and an intermediate code common' for languages L1-Ln is outputted. At a common module part 2, processing is performed to the intermediate code without depending on the languages L1-LN and DSP1-DSPM. At a back end part 3M [(m)=1, 2...M] for DSPM, post- processing is performed to the output of the common module part 2, and an object code is outputted corresponding to the DSPM.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office







(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-342012

(43)公開日 平成5年(1993)12月24日

(51)Int.Cl. ⁵	0/45	識別記号	庁内整理番号	FI		•		技術表示[箇所
G 0 6 F	9/45 15/347	G	8320-5L 9292-5B	G06F 9/44			3 2 2 A		
					審查請求	未謂求	請求項の数	女5(全 11	頁)

(21)出願番号 平成 4年(1992) 6月10日 (22)出願日

特願平4-176273

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川 6 丁目 7番35号

(72)発明者 岩田 英次

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 稲本 義雄 (外1名)

(54)【発明の名称】 コンパイル方法およびコンパイラ

(57)【要約】

【目的】 ディジタルシグナルプロセッサおよび言語に 依存せずに、プログラムをコンパイルする。

【構成】 言語Ln用フロントエンド部1nにおいて、言 語 L_n (n=1, 2, · · · , N) で記述されたプログ ラムのソースコードに対して、言語Lnに対応した前処 理が行われ、言語L1乃至Lnに共通の中間コードが出力 される。共通モジュール部2において、その中間コード に対して、言語L1乃至LNおよびDSP1乃至DSPMに 依存しない処理が行われ、ディジタルシグナルプロセッ サDSP_m用バックエンド部3_m ($m=1, 2, \cdot \cdot \cdot$, M) において、共通モジュール部2の出力に対して後処 理が施されて、ディジタルシグナルプロセッサDSPm に対応したオブジェクトコードが出力される。



【特許請求の範囲】

【請求項1】 ディジタルシグナルプロセッサのプログ ラムのソースコードを中間コードに変換し、

1

前記中間コードを前記ディジタルシグナルプロセッサに 対応したオブジェクトコードに変換するコンパイル方法 において、

前記中間コードは、前記ディジタルシグナルプロセッサのプログラムを記述するための複数の言語、または複数のディジタルシグナルプロセッサにそれぞれ対応したオブジェクトコードに共通であることを特徴とするコンパイル方法。

【請求項2】 ディジタルシグナルプロセッサのプログラムのソースコードを中間コードに変換する前処理手段と.

前記前処理手段より出力される中間コードを解析して最 適化する共通処理手段と、

前記共通処理手段からの出力を前記ディジタルシグナル プロセッサに対応したオブジェクトコードに変換する後 処理手段とを備え、

前記前処理手段は、前記ディジタルシグナルプロセッサのプログラムを記述するための複数の言語に共通の中間コードを出力し、

前記後処理手段は、前記中間コードを複数のディジタル シグナルプロセッサにそれぞれ対応したオブジェクトコ ードに変換することを特徴とするコンパイラ。

【請求項3】 前記共通処理手段は、前記中間コードに対して、前記複数のディジタルシグナルプロセッサのどれにも依存しない最適化処理を施すことを特徴とする請求項2に記載のコンパイラ。

【請求項4】 前記後処理手段は、前記中間コードを並列に実行可能な単位に分割し、前記ディジタルシグナルプロセッサに割り当てることを特徴とする請求項2または3に記載のコンパイラ。

【請求項5】 前記後処理手段は、レジスタ割付を行う ことを特徴とする請求項2,3、または4に記載のコン パイラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば音声処理や画像 処理などのディジタル信号処理に用いられるDSP(ディジタルシグナルプロセッサ)のプログラムをコンパイルする場合に用いて好適なコンパイル方法並びにコンパイラに関する。

[0002]

【従来の技術】近年の音声処理や画像処理などにおいては、多くの場合、信号(音声信号や画像信号)をサンプリングし、即ち信号をディジタル化し、例えばDFT(離散フーリエ変換)、FFT(高速フーリエ変換)、またはDCT(離散コサイン変換)などにより、時間軸上の信号を周波数軸上の信号(スペクトル)に変換し

て、パラメータの抽出や圧縮符号化処理が行われる。

【0003】このような、ディジタル信号の時間軸と周波数軸との相互変換(DFT(逆DFT),FFT(逆FFT)、およびDCT(逆DCT)など)処理に代表されるディジタル信号処理においては、積和演算の回数が非常に多く、この処理を、例えば汎用的なCPUなどで実現した場合には、実時間処理を行うことが困難であった。

【0004】そこで、いわゆるパイプライン処理や並列 処理に適したアーキテクチャを有し、積和演算を、例え ば数10万至数100n秒で行うことのできる、いわば 積和演算処理を得意とするDSP(ディジタルシグナル プロセッサ)が開発され、近年、このDSPを用いた多 くのディジタル信号処理装置(例えば画像処理装置や音 声処理装置など)が実現されている。

[0005]

【発明が解決しようとする課題】ところで、このDSPに、ディジタル信号処理を実行させるには、まず、そのDSP用の言語でディジタル信号処理プログラムを記述 し、そのソースコードをコンパイラでコンパイルしてオブジェクトコードに変換する必要がある。

【0006】しかしながら、ディジタル信号処理プログラムを記述するための言語は、DSPにより異なる場合が多く、また同じDSPであってもプログラムを記述するための言語が複数種類提供されている場合もあり、従って、例えばM個のDSPのプログラムが、N種類の言語で記述することができるときには、各DSPおよび各言語に対応したM×N個のコンパイラを用意しなければならず、不便であった。

30 【0007】なお、言語がDSPにより異なる場合とは、言語の種類がDSPにより異なる場合の他、同じ言語であってもその系統がDSPにより異なる場合(例えば、コンピュータ言語でいえば、同じC言語でも、コンパイラの提供メーカにより異なる場合)を含む。

【0008】さらに、コンパイラは、プログラムをコンパイルする過程を分割した、複数の論理的な操作単位(フェーズ)よりなっているが、上述した各DSPおよび各言語に対応した各コンパイラには、DSPおよび言語に依存しない、互いに共用することができるフェーズが、少なからず含まれており、各コンパイラにこのフェーズを設けることは無駄であった。

【0009】本発明は、このような状況に鑑みてなされたものであり、DSPおよび言語に依存せずに、プログラムをコンパイルすることができるようにするものである。

[0010]

【課題を解決するための手段】請求項1に記載のコンパイル方法は、ディジタルシグナルプロセッサのプログラムのソースコードを中間コードに変換し、中間コードを 50 ディジタルシグナルプロセッサに対応したオブジェクト コードに変換するコンパイル方法において、中間コードは、ディジタルシグナルプロセッサのプログラムを記述するための複数の言語、または複数のディジタルシグナルプロセッサにそれぞれ対応したオブジェクトコードに共通であることを特徴とする。

【〇〇11】請求項2に記載のコンパイラは、ディジタ ルシグナルプロセッサDSPュ乃至DSPмのプログラム のソースコードを中間コードに変換する前処理手段とし てのフロントエンド部1 (言語L1用フロントエンド部 11乃至言語Ln用フロントエンド部1n) と、フロント エンド部1より出力される中間コードを解析して最適化 する共通処理手段としての共通モジュール部2と、共通 モジュール部2からの出力をディジタルシグナルプロセ ッサDSP1乃至DSPMに対応したオブジェクトコード に変換する後処理手段としてのバックエンド部3 (DS P1用バックエンド部31乃至DSPM用バックエンド部 3м) とを備え、フロントエンド部1 (言語 L 1用フロン トエンド部11乃至言語LN用フロントエンド部1N) は、ディジタルシグナルプロセッサDSP1乃至DSPM のプログラムを記述するための複数の言語L1乃至LNに 共通の中間コードを出力し、バックエンド部3 (DSP 1用バックエンド部31乃至DSPM用バックエンド部 3м) は、中間コードを複数のディジタルシグナルプロ セッサDSPュ乃至DSPмにそれぞれ対応したオブジェ クトコードに変換することを特徴とする。

【0012】請求項3に記載のコンパイラは、共通モジュール部2に、中間コードに対して、DSP1乃至DSPMのどれにも依存しない最適化処理を施させることを特徴とする。

【0013】請求項4に記載のコンパイラは、バックエンド部3 (DSP1用バックエンド部31乃至DSPM用バックエンド部3M) に、中間コードを並列に実行可能な単位に分割させ、DSP1乃至DSPMに割り当てさせることを特徴とする。

【0014】請求項5に記載のコンパイラは、バックエンド部3 (DSP1用バックエンド部31乃至DSPM用バックエンド部3M) に、レジスタ割付を行わせることを特徴とする。

[0015]

【作用】請求項1に記載のコンパイル方法においては、ディジタルシグナルプロセッサのプログラムのソースコードを、ディジタルシグナルプロセッサのプログラムを記述するための複数の言語、または複数のディジタルシグナルプロセッサにそれぞれ対応したオブジェクトコードに共通の中間コードに変換し、その中間コードをディジタルシグナルプロセッサに対応したオブジェクトコードに変換する。従って、DSP(ディジタルシグナルプロセッサ)および言語に依存せずに、プログラムをコンパイルすることができる。

【0016】請求項2に記載のコンパイラにおいては、

DSP1乃至DSPMのプログラムのソースコードを言語L1乃至LNに共通の中間コードに変換し、その中間コードを解析して最適化する。そして、最適化した中間コードをDSP1乃至DSPMにそれぞれ対応したオブジェクトコードに変換する。従って、DSP(ディジタルシグナルプロセッサ)および言語に依存せずに、プログラムをコンパイルすることができる。

【0017】請求項3に記載のコンパイラにおいては、 共通モジュール部2に、中間コードに対して、DSP1 乃至DSPMのどれにも依存しない最適化処理を施させ るので、重複したフェーズによる無駄な処理が防止され る。

【0018】請求項4に記載のコンパイラは、バックエンド部3 (DSP1用バックエンド部31乃至DSPM用バックエンド部3M) に、中間コードを並列に実行可能な単位に分割させ、DSP1乃至DSPMに割り当てさせるので、並列処理をすることができるDSP(ディジタルシグナルプロセッサ)の機能を有効に利用することができる。

20 【0019】請求項5に記載のコンパイラは、バックエンド部3 (DSP1用バックエンド部31乃至DSPM用バックエンド部3M) に、レジスタ割付を行わせるので、DSP (ディジタルシグナルプロセッサ) のレジスタを効率的に利用することができる。

[0020]

【実施例】図1は、本発明のコンパイラの一実施例の構成を示すプロック図である。フロントエンド部1は、M個のディジタルシグナルプロセッサDSP1万至DSPM(以下、DSP1万至DSPM)のいずれかのプログラム記述用言語 L_1 乃至 L_N で記述されたプログラムのソースコードを、言語 L_1 乃至 L_N に共通の中間言語で記述される中間コードにそれぞれ変換する言語 L_1 用フロントエンド部 1_1 乃至言語 L_N 用フロントエンド部 1_N から構成される。各言語 L_1 用フロントエンド部 1_n (n=1, 2, \cdots , N)は、図2に示すフェーズ(コンパイルの処理単位)としての、字句解析部1 1_n 、構文解析部1 2_n 、および意味解析部1 3_n から構成され、言語 L_n に依存した処理を行う。

【0021】即ち、言語Ln用フロントエンド部1nの字 句解析部11nは、言語Lnで記述されたプログラムのソースコードを、論理的に扱うことのできる最小単位の文字列 (字句) に分離する。構文解析部12nは、字句解析部11nより出力される字句からなる構文を構造解析し、言語Lnの構文構造として許されているか否かを検査 (構文チェック) する。意味解析部13nは、字句からなる構文を意味解析し、構文の意味上の間違いをチェックし、間違いがなければソースコードを、言語Lnの 至Lnのすべてに共通の中間コードに変換する。

【0022】共通モジュール部2は、図3に示すフェー 50 ズとしての依存解析部21および最適化部22より構成

5

され、言語L1用フロントエンド部11乃至言語Ln用フロントエンド部1nから出力される中間コードに対して、言語L1乃至LnおよびDSP1乃至DSPMに依存しない処理を行う。

【0023】即ち、共通モジュール部2の依存解析部2 1は、フロントエンド部1より出力される中間コードに おける、データの参照または定義の依存関係(データ依 存)を解析し、この依存関係(データ依存)を、いわゆ るデータフローグラフと呼ばれるデータ構造に変換す る。最適化部22は、必要に応じて依存解析部21で作 成されたデータフローグラフを参照し、フロントエンド 部1より出力される中間コードに対して、例えば定数の 畳み込みや共通部分式の識別など、言語L1乃至LNおよ びDSP1乃至DSPMに依存しない最適化処理を施す。 【〇〇24】バックエンド部3は、共通モジュール部2 で最適化された中間コードから、DSP1乃至DSPMに 対応したオブジェクトコードをそれぞれ生成するDSP 1用バックエンド部31乃至DSРм用バックエンド部3м から構成される。各DSPm用バックエンド部3m(m= 1, 2, ・・・, M) は、図4に示すフェーズとして の、スケジューリング部31m、コード生成/レジスタ 割付部32m、および最適化部33mから構成され、DS Pmに依存した処理を行う。

【0025】即ち、スケジューリング部31mは、例えばDSPmのアーキテクチャが並列処理を行うことができるものである場合、共通モジュール部2で最適化された中間コードを、並列に実行可能な単位(タスク)に分割し、DSPmを構成する、例えばALU、乗算器、加算器、またはシフタなどに割り当てる。コード生成/レジスタ割付部32mは、共通モジュール部2(最適化部22)より出力される中間コードから、DSPmに対応したオブジェクトコードを生成するとともに、DSPmの有するレジスタに、効率的に変数を割り付けるためのレジスタ割付を行う。最適化部33mは、必要に応じて共通モジュール部2の依存解析部21で作成されたデータフローグラフを参照し、コード生成/レジスタ割付部32mで生成されたDSPmに対応したオブジェクトコードに対して、DSPmに依存した最適化処理を施す。

【0026】このように構成されるコンパイラにおいて、言語 L_n で記述された DSP_m 用のプログラムがコンパイルされる場合、まずフロントエンド部1の言語 L_n 用フロントエンド部 1_n にそのプログラムが読み込まれる。そして、言語 L_n 用フロントエンド部 1_n の字句解析部 11_n (図 2)において、言語 L_n で記述されたプログラムのソースコードが、例えば手掛かり語(例えば、C

A = B + C

B = A + E

B = F + G

という3つの式が、式(1), (2), (3)の順番で 実行されるように、プログラムが記述されているとする 言語やFORTRANでいうところのdo, while, if、およびforなど)、識別子(例えば、プログラムにおける変数など)、定数、並びに演算子(例えば、+, -, *、および/など)など、論理的に扱うことのできる最小単位の文字列(字句)に分離される。

【0027】即ち、字句解析部11mにおいて、例えば IF (5.EQ.MAX) GOTO 100 というFORTRAN文は、

IF, (, 5, . EQ. , MAX,) , GOTO、およ 10 び100

という8つの字句に分離される。

【0028】字句解析部11nで分離された字句は構文解析部12nに入力され、構文解析部12nにおいて、この字句からなる構文が構造解析され、言語Lnの構文構造として許されているか否かが検査(構文チェック)される。即ち、例えば字句A, +、およびBが入力された場合、構文解析部12nにおいて、字句A, +、およびBからなる構文A+Bが、式と名付ける構文構造を有すると構造解析され、構文A+Bが言語Lnで記述された式として許されているか否かが検査(構文チェック)される。構文解析部12nで、任意の構文が、構文チェックで使用不可と判定された場合には、コンパイル(以後の処理)が中止される。

【0029】構文解析部12nでの構文チェックをパスした構文は、意味解析部13nで、意味解析され、構文の意味上の間違いがチェックされる。即ち、意味解析部13nにおいて、例えば整数型の変数A、演算子+、および実数型の変数Bの3つの字句からなる構文A+Bが、整数型と実数型の加算式であると解析され、整数と実数との加算が間違いか否かがチェックされる。言語Lnの仕様で、整数と実数との加算が許されていなければ、意味解析部13nで、構文A+Bは使用不可とされ、コンパイル(以後の処理)が中止される。

【0030】意味解析部13nで、構文の意味上の間違いがチェックされた構文に間違いがなければ、ソースコードが、言語L1乃至Lnのすべてに共通の中間コードに変換され、共通モジュール部2の依存解析部21(図3)に出力される。

【0031】依存解析部21において、意味解析部13 40 nより出力された中間コードにおける、データの参照または定義の依存関係(データ依存)が解析され、この依存関係(データ依存)が、いわゆるデータフローグラフと呼ばれるデータ構造に変換される。

【0032】即ち、例えば

(1)

(2)

(3)

と、依存解析部21では、

50 ·式 (1) で定義されたAが式 (2) で参照されている

7

(フロー依存)。

- ・式(1)で参照されたBが式(2)で定義されている (逆依存)。
- ・式 (1) で参照されたBが式 (3) で定義されている (逆依存)。
- ・式 (2) で定義されたBが式 (3) で再定義されている (出力依存)。

のように依存解析がなされ、このデータの参照または定 義の依存関係 (データ依存) がいわゆるデータフローグ ラフと呼ばれるデータ構造に変換される。

【0033】依存解析部21でデータフローグラフが作成された後、最適化部22において、必要に応じてこのデータフローグラフが参照され、意味解析部13nより出力された中間コードに対して、例えば定数の畳み込みや共通部分式の識別など、DSP1乃至DSPMに依存しない最適化処理が施される。

【0034】即ち、例えば

I = 4

A = I * B

という構文がプログラムの中に言語Lnで記述されていると、最適化部22において、上記の構文は、

A = 4 * B

と最適化され、これにより定義 (I=4) の回数を減ら すことができる。

【0035】また、例えば

A[I+1] = B[I+1] *C[I+1]

いう構文がプログラムの中に言語 Lnで記述されている と、最適化部 2 2 において、上記の構文は、

I = I + 1

y(0) = h(0) *x(0) + h(1) *x(1) + h(2) *x(2)

y (1) = h (0) *x (1) + h (1) *x (2) + h (2) *x (3)

y(2) = h(0) *x(2) + h(1) *x(3) + h(2) *x(4)

を例にして、DSP_m用バックエンド部 3_m のスケジューリング部 31_m 、コード生成/レジスタ割付部 32_m 、および最適化部 33_m の動作を、さらに説明する。なお、このプログラムにおいて、h(O), h(1)、およびh(2)はフィルタの係数、x(O), x(1),・・・

A[J] = B[J] *C[J]

と最適化され、これにより加算 (I+1) の回数を3回から1回に減らすことができる。

【0036】共通モジュール部2の最適化部22で最適化された中間コードは、DSPm用バックエンド部3mのスケジューリング部31m(図4)に出力され、スケジューリング部31mにおいて、DSPmのアーキテクチャが並列処理を行うことができるものである場合には、共通モジュール部2で最適化された中間コードが、並列に実行可能な単位(タスク)に分割され、分割された各タスクが、DSPmを構成する、例えばALU、乗算器、加算器、またはシフタなどに割り当てられる(スケジューリングされる)。

【0037】そして、コード生成/レジスタ割付部32mにおいて、共通モジュール部2の最適化部22より出力された中間コードから、DSPmに対応したオブジェクトコードが生成されるとともに、DSPmの有するレジスタに、効率的に変数を割り付けるためのレジスタ割付が行われ、DSPmに対応したオブジェクトコードが最適化部33mに出力される。最適化部33mにおいて、必要に応じて共通モジュール部2の依存解析部21で作成されたデータフローグラフが参照され、コード生成/レジスタ割付部32mより出力されたオブジェクトコードに対して、DSPmに依存した最適化処理が施され、言語Lnで記述されたDSPm用のプログラムのコンパイルが終了する。

【0038】以下、DSPm で3タップのFIR型ディジタルフィルタを実現するプログラム

(1) *x (3) +h (2) *x (4) ・はフィルタへの入力信号、y (0), y (1), ・・

・はフィルタ出力を示す。

【0039】上記のソースコードを中間コードで表現すると、

$X \subset X \subset \{0\}$, $X \subset \{1\}$, $Y \subset \{1\}$	
t e m p 1 = h (0) *x (0)	(a 1)
t em p 2 = h (1) *x (1)	(a 2)
t em p 3 = h (2) *x (2)	(a 3)
t e m p 4 = t e m p 1 + t e m p 2	(a 4)
y (0) = t e m p 3 + t e m p 4	(a 5)
t emp 5 = h (0) *x (1)	(b1)
$t \in m \in G = h (1) *x (2)$	(b2)
t emp 7 = h (2) *x (3)	(b3)
t e m p 8 = t e m p 5 + t e m p 6	(b4)
y (1) = t e m p 7 + t e m p 8	(b5)
t emp 9 = h (0) *x (2)	(c1)
t = m p 1 0 = h (1) *x (3)	(c2)
t em p 1 1 = h (2) *x (4)	(c 3)
Comple in (2)	

9

t e m p 1 2 = t e m p 9 + t e m p 1 0 y (2) = t e m p 1 1 + t e m p 1 2

となる。

【0040】ここで、 DSP_m が、充分な数のレジスタを有するとすると、式 (a1) 乃至 (a5)、式 (b1) 乃至 (b5)、および式 (c1) 乃至 (c5) (以下、式 (a1) 乃至 (c5) と記載する)のデータ依存は、前述したフロー依存のみとなり、式 (a1) および式 (a2) での定義が、式 (a4) で参照されているというフロー依存を

 $(a 1), (a 2) \rightarrow (a 4)$

と表すと、式 (a 1) 乃至 (a 5) 、式 (b 1) 乃至 (b 5) 、および式 (c 1) 乃至 (c 5) のデータ依存 は、

 $(a 1), (a 2) \rightarrow (a 4)$

 $(a 3), (a 4) \rightarrow (a 5)$

 $(b1), (b2) \rightarrow (b4)$

 $(b3), (b4) \rightarrow (b5)$

 $(c1), (c2) \rightarrow (c4)$

 $(c 3), (c 4) \rightarrow (c 5)$

となる。

【0041】 DSP_mが並列に実行可能なアーキテクチャを有さない場合、即ち例えば演算器として2入力1出力の演算器を1つだけDSP_mが有する場合、スケジューリング部31_mにおいて、式(a1)乃至(c5)で示される演算が、DSP_mが内蔵する1つだけの演算器に、図5に示すように割り当てられる(スケジューリングされる)。

【0042】即ち、 DSP_m が内蔵する演算器が1クロックで動作するとすると、スケジューリング部 31_m では、式 (a1) 乃至 (c5) で示される演算が、それぞれ1 乃至15 クロック目に、演算器で行われるように割り当てられる。

【0043】また、DSPmが並列に実行可能なアーキテクチャを有する場合、即ち例えば演算器として、9個の、2入力1出力の乗算器 X_1 乃至 X_9 、および6個の、2入力1出力の加算器 Y_1 乃至 Y_6 をDSPmが有する場合、スケジューリング部31mにおいて、式(a1)乃至(c5)で示される演算が、DSPmが内蔵する乗算器 X_1 乃至 X_9 および加算器 Y_1 乃至 Y_6 に、図6に示すように割り当てられる(スケジューリングされる)。

【0044】即ち、乗算器 X_1 乃至 X_6 および加算器 Y_1 乃至 Y_6 が1クロックで動作するとすると、スケジューリング部31mにおいて、1クロック目に、式(a1)乃至(a3)、式(b1)乃至(b3)、または式(c1)乃至(c3)で示される演算(乗算)が、乗算器 X_1 乃至 X_6 でそれぞれ行われるように割り当てられ、2クロック目に、式(a4),(b4)、または(c4)で示される演算(加算)が、加算器 Y_1 , Y_3 、または Y_5 でそれぞれ行われるように割り当てられるとともに、3

クロック目に、式 (a5), (b5)、または (c5) で示される演算 (加算) が、加算器 Y_2 , Y_4 、または Y_6 でそれぞれ行われるように割り当てられる。

(c4)

(c5)

【0045】さらに、DSPmが、例えば演算器として、3個の、2入力1出力の乗算器X1乃至X3、並びに2個の、2入力1出力の加算器Y1およびY2を有する場合、スケジューリング部31mにおいて、式(a1)乃至(c5)で示される演算が、DSPmが内蔵する乗算器X1乃至X3並びに加算器Y1およびY2に、図7に示すように割り当てられる(スケジューリングされる)。 【0046】即ち、乗算器X1乃至X3並びに加算器Y1

およびY₂が1クロックで動作するとすると、スケジューリング部31mにおいて、1クロック目に、式(a

7) 乃至(a3)で示される演算が、乗算器X1万至X3でそれぞれ行われるように割り当てられ、2クロック目に、式(b1)乃至(b3)、または式(a4)で示される演算が、乗算器X1乃至X3、または加算器Y1でそれぞれ行われるように割り当てられるとともに、3クロ

ック目に、式 (c1) 乃至 (c3)、式 (b4)、または式 (a5) で示される演算が、乗算器 X_1 乃至 X_3 、加算器 Y_1 または Y_2 でそれぞれ行われるように割り当てられる。さらに、4クロック目には、式 (c4) または式 (b5) で示される演算が、加算器 Y_1 または Y_2 でそれぞれ行われるように割り当てられ、5クロック目に、式 (c5) で示される演算が、加算器 Y_2 で行われるように割り当てられる。

【0047】また、 DSP_m が、例えば演算器として、 2個の、2入力1出力の乗算器 X_1 および X_2 、並びに1 個の、2入力1出力の加算器 Y_1 を有する場合、スケジューリング部 31_m において、式(a1)乃至(c5)で示される演算が、 DSP_m が内蔵する乗算器 X_1 および X_2 並びに加算器 Y_1 に、図8に示すように割り当てられる(スケジューリングされる)。

【0048】即ち、乗算器 X_1 および X_2 並びに加算器 Y_1 が1クロックで動作するとすると、スケジューリング部31mにおいて、乗算器 X_1 で、式 (a1), (a3), (b2), (c1)、または (c3) で示される演算が、1乃至5クロック目にそれぞれ行われるように割り当てられ、乗算器 X_2 で、式 (a2), (b1), (b3)、または (c2) で示される演算が、1乃至4 クロック目にそれぞれ行われるように割り当てられるとともに、加算器 Y_1 で、式 (a4), (a5), (b4), (b5), (c4)、または (c5) で示される演算が、2乃至10 クロック目にそれぞれ行われるように割り当てられる。

【0049】スケジューリング部31mでのスケジューリングが終了すると、コード生成/レジスタ割付部32 50 mにおいて、DSPmの有するレジスタに、効率的に変数 を割り付けるためのレジスタ割付が行われながら、式 (a 1) 乃至式 (c 5) に示す中間コードから、DSP mに対応したオブジェクトコードが生成される。

【0050】DSPmが3つのレジスタreg1乃至reg3を有する場合、コード生成/レジスタ割付部32

mにおいて、式 (a1) 乃至式 (c5) における変数 t emp1 乃至 temp12が、レジスタ reg1 乃至 reg3 に割り付けられながら、式 (a1) 乃至式 (c5) で示された中間コードから、DSP mに対応したオブジェクトコードが、例えば

MUL	h(0), x(0),	reg1	(A1)
MUL	h (1), x (1),		(A 2.)
MUL	h (2), x (2),		(A3)
ST	reg3, mem1		(A4)
ADD	reg1, reg2,	reg3	(A5)
LD	mem1, reg1	_	(A6)
ADD	reg1, reg3,	y (0)	(A7)
MUL	h (0), x (1),		(B1)
MUL	h (1), x (2),		(B2)
MUL	h (2), x (3),		(B3)
ST	reg3, mem2	•	(B4)
	reg1, reg2,	reg3	(B5)
LD	mem 2, reg1		(B6)
	reg1, reg3,	y (1)	(B7)
MUL	h (0), x (2),		(C1)
MUL	h (1), x (3),		(C2)
MUL	h (2), x (4),		(C3)
ST	_		(C4)
	reg1, reg2,	reg3	(C5)
LD	mem3, reg1		(C6)
ADD	regl, reg3,	y (2)	(C7)
	-		

のように生成される。

【0051】オプジェクトコード (A1) 乃至 (A3) は、

r = g = h (0) *x (0),

reg2=h(1)*x(1), stt

r e g 3 = h (2) *x (2)

をそれぞれ示し、式 (a1) 乃至 (a3) に対応する。 DSPmには、3つのレジスタreg1乃至reg3しかないので、式 (a4) を計算するために、オブジェクトコード (A4) で、レジスタreg3の内容(式 (a3) の変数temp3の内容)がスタックmem1に退避され (ストアされ)、オブジェクトコード (A5) で、式 (a4) に対応する

r e g 3 = r e g 1 + r e g 2

が計算される。

【0052】そして、オブジェクトコード(A6)で、スタックmem1にストアされた式(a3)の変数 temp3の内容(h(2)*x(2))が、レジスタreg1にロードされ、オブジェクトコード(A7)で、式(a5)に対応する

y (0) = r e g 1 + r e g 3

が計算される。

【0053】オブジェクトコード (B1) 乃至 (B7)、または (C1) 乃至 (C7) でも、上記したオブ

ジェクトコード (A1) 乃至 (A7) における場合と同様にして、式 (b1) 乃至 (b5) 、または (c1) 乃至 (c5) にそれぞれ対応する処理がなされる。

30 【0054】なお、DSPmが、例えば1クロックで動 作する演算器として、3個の、2入力1出力の乗算器X 1乃至X3、並びに2個の、2入力1出力の加算器Y1お よびY2を有し、データのロードおよびストアを1クロ ックで行うとすると、上記のオブジェクトコード(A 1) 乃至 (A7), (B1) 乃至 (B7)、および (C 1) 乃至 (C7) は、図9に示すように実行される。 【0055】即ち、1クロック目に、オブジェクトコー ド (A1) 乃至 (A3) に対応する式 (a1) 乃至 (a 3) で示される演算が、乗算器X1乃至X3でそれぞれ行 40 われ、2クロック目に、オブジェクトコード(B1)乃 至 (B3) に対応する式 (b1) 乃至 (b3) で示され る演算が、乗算器X1乃至X3でそれぞれ行われるととも に、オブジェクトコード (A4) に対応するレジスタ r eg3のスタックmem1へのストアが行われる。 【0056】3クロック目に、オブジェクトコード(C 1) 乃至 (C3) または (A5) に対応する式 (c1) 乃至 (c3)、または式 (a4)で示される演算が、乗

算器X1乃至X3、加算器Y1でそれぞれ行われるととも

に、オブジェクトコード (B4) に対応するレジスタ r

50 eg3のスタックmem2へのストアが行われ、4クロ

POSCIAL PEF Convents for IP-HAVI Visit 1by I

ック目に、オブジェクトコード (B5) に対応する式 (b4) で示される演算が、加算器Y1で行われるとともに、オブジェクトコード (C4) に対応するレジスタ reg3のスタックmem3へのストアと、オブジェクトコード (A6) に対応するスタックmem1からレジスタreg1へのロードが行われる。

【0057】5クロック目には、オブジェクトコード (C5) または (A7) に対応する式 (c4) または (a5) で示される演算が、加算器Y1またはY2でそれ ぞれ行われるとともに、オブジェクトコード (B6) に対応するスタックmem2からレジスタreg1へのロードが行われ、6クロック目に、オブジェクトコード

LD mem, reg ST reg, mem

のような、メモリmemからレジスタregにデータをロードし (D1)、すぐにレジスタregのデータをメモリmemにストアする (D2) ことを示すオブジェクトコードにおいては、同じ内容 (データ)を、メモリmem

ADD 0, reg, reg MUL 1, reg, reg

のような、レジスタregに0を加算して、レジスタregに記憶させたり(E1)、レジスタregに1を乗じて、レジスタregに記憶させたりする(E2)オブジェクトコードにおいては、0の加算や1の乗算は結果が変わらないので、やはり無駄であるから、最適化部 3mにおいて、オブジェクトコード(E1)および(E1)とも削除される(代数的簡約化)。

【0062】以上のように、このコンパイラでは、プログラムを記述した言語L1乃至LNに対応した言語L1用フロントエンド部11乃至言語LNフロントエンド部1Nで前処理を行い、DSP1乃至DSPMに対応したオブジェクトコードを出力するDSP1用バックエンド部31乃至DSPM用バックエンド部31乃至DSPMに対応したオブジェクトコードを出力するDSP1乃至DSPMに依存した、言語L1乃至LNおよびDSP1乃至DSPMに依存しない処理(フェーズ)を共通モジュール部2で行うようにしたので、言語L1乃至LNのうちのどの言語で記述されたプログラムでも、また、DSP1乃至DSPMのうちのどのDSPに対応するプログラムでもコンパイルすることができる。

[0063]

【発明の効果】請求項1に記載のコンパイル方法によれば、ディジタルシグナルプロセッサ(DSP)のプログラムのソースコードを、DSPのプログラムを記述するための複数の言語、または複数のDSPにそれぞれ対応したオブジェクトコードに共通の中間コードに変換し、その中間コードをDSPに対応したオブジェクトコードに変換する。従って、DSPおよび言語に依存せずに、プログラムをコンパイルすることができる。

【0064】請求項2に記載のコンパイラによれば、ディジタルシグナルプロセッサ(DSP)のプログラムの

(B7) に対応する式 (b5) で示される演算が、加算器 Y_2 で行われるとともに、オブジェクトコード (C6) に対応するスタックmem3からレジスタreg1へのロードが行われる。

【0058】そして、7クロック目に、オブジェクトコード(C7)に対応する式(c5)で示される演算が、加算器 Y_2 で行われ、処理を終了する。

【0059】次に、上記のような、DSPmに対応したオブジェクトコードが、最適化部33mに供給されると、最適化部33mにおいて、このオブジェクトコードに対して、DSPmに依存した最適化処理が施される。【0060】即ち、例えば

(D1)

(D2)

emにストアすることは無駄であるから、最適化部33 …において、オブジェクトコード (D2) が削除される (冗長なロード/ストア命令の削除)。

【0061】また、例えば

(E1)

(E2)

ソースコードを言語に共通の中間コードに変換し、その中間コードを解析して最適化する。そして、最適化した中間コードを複数のDSPにそれぞれ対応したオブジェクトコードに変換する。従って、DSPおよび言語に依存せずに、プログラムをコンパイルすることができる。

【0065】請求項3に記載のコンパイラによれば、共通処理手段に、中間コードに対して、複数のDSPのどれにも依存しない最適化処理を施させるので、重複したフェーズによる無駄な処理が防止される。

30 【0066】請求項4に記載のコンパイラは、後処理手 段に、中間コードを並列に実行可能な単位に分割させ、 DSPに割り当てさせるので、並列処理をすることがで きるDSPの機能を有効に利用することができる。

【0067】請求項5に記載のコンパイラは、後処理手段に、レジスタ割付を行わせるので、DSPのレジスタを効率的に利用することができる。

【図面の簡単な説明】

【図1】本発明のコンパイラの一実施例の構成を示すブロック図である。

40 【図2】図1の実施例の言語L1用フロントエンド部11 乃至言語LNフロントエンド部1Nのより詳細を示す図で ある。

【図3】図1の実施例の共通モジュール部2のより詳細を示す図である。

【図4】図1の実施例のDSP1用バックエンド部31乃至DSPM用バックエンド部3Mのより詳細を示す図である。

【図5】図4のスケジューリング部で行われるスケジューリングを説明するための図である。

50 【図6】図4のスケジューリング部で行われるスケジュ

ーリングを説明するための図である。

【図7】図4のスケジューリング部で行われるスケジューリングを説明するための図である。

【図8】図4のスケジューリング部で行われるスケジューリングを説明するための図である。

【図9】図4のコード生成/レジスタ割付部32mで生成されたDSPmに対応したオブジェクトコードが実行される様子を説明するための図である。


【符号の説明】

1 フロントエンド部

11乃至1x 言語L1用フロントエンド部乃至言語Lxフロントエンド部


- 2 共通モジュール部
- 3 バックエンド部
- 31乃至3м DSP1用バックエンド部乃至DSPм用バックエンド部
- 11n 字句解析部
- 12n 構文解析部
- 13n 意味解析部
- 21 依存解析部
- 22 最適化部
- 10 31m スケジューリング部
 - 32m コード生成/レジスタ割付部
 - 33m 最適化部

【図1】



【図5】

クロック	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
演算器	(a1)	(a2)	(a3)	(a4)	(a5)	(b1)	(b2)	(b3)	(b4)	(b5)	(c1)	(c2)	(c3)	(c4)	(c5)



【図6】

			-
クロック	1	2	3
乗算器 X1	(a1)		
乗算器 X2	(42)		
乗算器 X3	(a3)		
加算器 Y1		(44)	
加算器 Y2			(a5)
乗算器 X4	(b1)		
乗算器 X5	(b2)		
乗算器 X6	(b3)		
加算器 Y3		(b4)	
加算器 Y4			(b5)
乗算器 X7	(c1)		
乗算器 X8	(c2)		
乗算器 X9	(c3)		
加算器 Y5		(c4)	
加算器 Y6			(c5)

【図7】

クロック	1	2	3	4	5
乗算器 X1	(a1)	(b1)	(c1)		
乗算器 X2	(a2)	(b2)	(c2)		
乗算器 X3	(a3)	(b3)			
加算器 Y1				(c4)	
加算器 Y2			(a5)	(b5)	(c5)

【図8】

	クロック	1	2	3	4	5	6	7
t	乗算器 X1	(a1)	(a3)	(b2)	(c1)	(c3)		
Ì	乗算器 X2	(a2)	(b1)	(b3)	(c2)			
Ì	加算器 Y1		(a4)	(a5)	(b4)	(b5)	(c4)	(c5)

【図9】

クロック	1	2	3	4	5	6	7
乗算器 X1	(A1)	(B1)	(C1)				
乗算器 X2	(A2)	(B2)	(C2)				
乗算器 X3	(A3)	(B3)	(C3)				
加算器 Y1			(A5)		(C5)		
加算器 Y2					(A7)	(B7)	(C7)
ストア		(A4)	(B4)				
ロード				(A6)	(B6)	(C6)	